# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-318742

(43)Date of publication of application: 27.12.1988

(51)Int.CI.

H01L 21/318 H01L 21/316

H01L 21/92

(21)Application number: 62-156346

(71)Applicant : HITACHI LTD

(22)Date of filing:

22.06.1987


(72)Inventor: OWADA NOBUO

# (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE THEREOF

## (57)Abstract:

PURPOSE: To improve the moisture resistance of a protective film for a semiconductor integrated circuit device, in which a bump is formed to a wiring through an opening shaped to the protective film, by c mposing the protective film of an insulating film for flattening the surface, an silicon nitride film formed onto the insulating film and an silicon oxide film shaped onto the silicon nitride film.

CONSTITUTION: In a semiconductor integrated circuit device in which a bump 28 is shaped to a wiring 21 through an opening formed to a protective film 25, said protective film 25 is constituted of an insulating film 22 for flattening the surface, an silicon nitride film 25 shaped onto the insulating film, and an silicon oxide film 24 formed onto the silicon nitrite film 23. The insulating film 22 for flattening the surface is shaped onto the wiring 21 such as wirings 21aW21c for a bipolar LSI through the bias sputtering of SiO2, etc., and the silicon nitride film 23 such as



the SiN film 23 is formed onto the insulating film 22 through plasma CVD. The silicon oxide film 24 such as the SiO film 24 is shaped onto the SiN film 23 through plasma CVD. Accordingly, the protective film 25 is formed, an opening 25a is shaped to the specified section of the protective film 25, and the solder bump 28 is formed through a Cr film 26, a Cu film 34 and an Au film 35.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date f final disposal for application]

[Patent number]

[Date f registration]

[Number of appeal against examiner's decision of rejection]
[Date f requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

		(19) Japan Patent Offic	e (JP)	(11) Patent
				Application
		(12) Japanese Laid Open	Patent	Publication
		Publication (A)		S63-318742
(51) Int. Cl4	ID	Office	(43)	Publication
		Ref.No.	Dece	ember 27,1988
H 01 L 21/3		6708-5F		•
18				
21/316		6708-5F		
21/92		C-6708-5F		
	_		_	

Examination Apply No The number of inventions 2 (total 6 pages)

- (54) Title of the invention Semiconductor integrated circuit device and production method thereof
- (21) Patent Application S62-156346 (22) Filed on June 22, 1987 (72) Inventor Noburo Owada c/o Decive Development Center, Hitachi Seisakusho Co., Ltd. 2326 Imai, Ohme-shi, Tokyo
- (71) Applicant Hitachi Seisakusho Co., Ltd., 6 Kanda-Surugadai 4-chome, Chiyoda-ku, Tokyo
- (74) Representative Nobuyoshi Akita, Patent Attorney

# Specificati n

## 1. Title of th invention

Semiconductor integrated circuit device and production method thereof

## 2. Claims

#### Claim 1.

A semiconductor integrated circuit device in which bumps are provided on the wiring through openings formed in the protective coating, characterized by the fact that the protective coating consists of an insulating film for flattening the surface, a silicon nitride film on the insulating film, and a silicon oxide film on the silicon nitride film.

## Claim 2.

The semiconductor integrated circuit device according to Claim 1 characterized by the fact that the insulating film is a silicon oxide film formed by bias sputtering.

## Claim 3.

The semiconductor integrated circuit device according to Claim 1 characterized by the fact that the insulating film is a silicon oxide film formed by plasma CVD combined with sputter etching.

### Claim 4.

The semiconductor integrated circuit device according to any one of Claims 1 to 3 characterized by the fact that the silicon nitride film is a silicon nitride film formed by plasma CVD.

## Claim 5.

The semiconductor integrated circuit device according to any one of Claims 1 to 4 characterized by the fact that the package of the semiconductor integrated circuit device is a non-hermetically sealed package.

## Claim 6.

The s miconductor integrated circuit device according to Claim 5 characterized by the fact that the package is a pin grid array package.

## Claim 7.

The semiconductor integrated circuit device according to any one of Claims 1 to 6 characterized by the fact that the semiconductor integrated circuit device is a bipolar LSI.

## Claim 8.

A method for producing a semiconductor integrated circuit device in which bumps are provided on the wiring through openings formed in the protective coating characterized by comprising the steps of forming an insulating film for flattening the surface so as to fill grooves between the wiring; and forming a silicon nitride film on the insulating film; and forming a silicon oxide film on the silicon nitride film wherein the protective coating consists of the insulating film, the silicon nitride film, and the silicon oxide film.

## Claim 9.

The method for producing a semiconductor integrated circuit device according to Claim 8 characterized by the fact that the insulating film is a silicon oxide film and the silicon oxide film is formed by bias sputtering.

## Claim 10.

The method for producing a semiconductor integrated circuit device according to Claim 8 characterized by the fact that the insulating film is a silicon oxide film and the silicon oxide film is formed by plasma CVD combined with sputter etching

# Claim 11.

The method for producing a semiconductor integrated circuit device according to any one of Claims 8 to 10 characterized by the fact that the silicon nitride film is formed by plasma CVD.

## Claim 12.

The method for producing a semiconductor integrated circuit device according to any one of Claims 8 to 11 characterized by the fact that the semiconductor integrated circuit device has a non-hermetically sealed package.

## Claim 13.

The method for producing a semiconductor integrated circuit device according to Claim 13 characterized by the fact that the package is a pin grid array package.

## Claim 14.

The method for producing a semiconductor integrated circuit device according to any one of Claims 8 to 13 characterized by the fact that the semiconductor integrated circuit device is a bipolar LSI.

# 3. Detailed explanation of the invention

## [Scope of the invention]

The present invention relates to a semiconductor integrated circuit device and production method thereof, and relates in particular to technology usefully applied to a semiconductor integrated circuit device in which bumps are provided to the wiring through openings formed in the protective coating.

## [Prior art technology]

In accordance with higher speed and more highly integrated LSIs, reduced signal delay times and higher density mounting have come to be recently required to a great extent in LSI mounting. So-called CCB (Controlled Collapse Bonding) is an important technique for connections. As is reported in the IBM Journal of Research and Development, May 1969, silicon dioxide (SiO<sub>2</sub>) is used as a protective coating of LSI chips where the CCB connection technique is used.

# [Problems overcome by the invention]

However, the inventors found that only hermetically sealed packages are usable for those LSIs in which a SiO<sub>2</sub> protective coating is adopted because of low moisture resistance.

The purpose of the present invention is to provide a technique to improve the protective coating in moisture resistance.

The above and other purposes and novel properties of the present invention will be apparent from the description and attached drawings of the specification.

## [Problem resolution means]

Among the inventions disclosed in this application, a representative invention is summarized as follows.

According to the first invention, the protective coating consists of an insulating film for flattening the surface, a silicon nitride film on the insulating film, and a silicon oxide film on the silicon nitride film.

According to the second invention, a protective coating is provided by forming an insulating film for flattening the surface so as to fill grooves between the wiring; forming a silicon nitride film on the insulating film; and forming a silicon oxide film on the silicon nitride film wherein the protective coating consists of the insulating film, silicon nitride film, and silicon oxide film.

## [Operation]

According to the first invention described above, the protective coating comprises a silicon nitride film having moisture resistance. In addition, formed on the surface flattening insulating film, the silicon nitride film is uniform in thickness and quality even where the grooves between the wiring have larger aspect ratios. Therefore, the protective coating has improved moisture resistance.

According to the second invention described above, a silicon moisture resistant nitride film is formed. In addition, formed on the surface-flattening insulating film, the silicon nitride film is uniform in thickness and quality even where the grooves between the wiring have

larger aspect ratios. Therefore, a protective coating having excellent moisture resistance is formed.

#### [Embodiment]

An embodiment is described hereafter, with reference to the drawings.

The same reference numbers are given to the functionally same elements throughout the drawings and an explanation of these is not repeated.

Fig.1 is a cross section showing essential elements of a bipolar LSI of an embodiment of the present invention.

As is shown in Fig.1, the bipolar LSI of this embodiment has, for example, an n+ buried layer 2 on the surface of for example a p-type silicon semiconductor chip (semiconductor substrate) 1. For example an n-type silicon epitaxial layer 3 is provided on the semiconductor chip 1. A field insulating film 4, for example a SiO2 film, is provided on epitaxial layer 3 in a specific position, which serves as a separator between elements as well as within an element. For example a p\*-type channel stopper region 5 is provided below the field insulating film 4. For example a p-type intrinsic base region 6 and for example a p\*-type graft base region 7 are provided in the epitaxial layer 3 at the part surrounded by the field insulating film 4. For example an n<sup>+</sup>-type emitter region 8 is provided in the intrinsic base region 6. The emitter region 8, intrinsic base region 6, and collector region consisting of the epitaxial layer 3 and buried layer 2 below the intrinsic base region 6 constitute an npn-type bipolar transistor. The reference number 9 indicates for example an n<sup>+</sup> type collector pick-up region connected to the buried layer 2. The reference number 10 indicates an insulating film, for example a SiO2 film, provided as continuous part of the field insulating film 4. The insulating film 10 has openings 10a to 10c corresponding to the graft base region 7, emitter region 8, and collector pick-up region 9, respectively. A polycrystal silicon base lead electrode 11 is connected to the graft base region 7 via the opening 10a. A polycrystal silicon emitter electrode 12 is provided on the emitter region 8 via the opening 10b. The reference numbers 13 and 14 indicates for example SiO<sub>2</sub> insulating films.

The reference numbers 15a to 15c indicate the first level of, for example, aluminum wiring. The wiring 15a is connected to the base lead electrode 11 via an opening 14 a formed in the insulating film 14, the wiring 15b is connected to the polycryatal silicon mitter electrode

12 via the opening 14b, and the wiring 15c is connected to the collector pick up region 9 via the openings 14c and 10c. The reference number 16 indicates an interlayer insulating film, for example, consisting of a SiN film formed by plasma CVD, a spin on glass (SPG). and a SiO film formed by plasma CVD. The second level of, for example, aluminum wiring 17 is provided on the interlayer insulating film 16. Wiring 17 is connected to the wiring 15c via a through-hole 16a formed in the interlayer insulating film 16. The through hole 16 is stepped so as to improve the step coverage of the wiring 17 in the through hole 16a. The reference number 18 indicates an interlayer insulating film similar to the interlayer insulating film 16. The third level of for example aluminum wiring 19a to 19c is provided on the interlayer insulating film 18. The wiring 19a is connected to the wiring 17c via a through hole 18a formed in the interlayer insulating film 18. The reference number 20 indicates an interlayer insulating film similarly to the interlayer insulating films 16 and 18. The fourth level of for example aluminum wiring 21a to 21c is provided on the interlayer insulating film 20. The wiring 21a to 21c is made larger in thickness for larger electric currents, for example having a thickness of 2um. The grooves between the wiring 21a to 21c has a width of, for example, 2µm. Therefore, the grooves have a relatively large aspect ratio (groove depth / groove width) of 1.

The reference number 22 is for example a SiO<sub>2</sub> insulating film for flattening, which is formed by for example SiO2 bias sputtering or plasma CVD combined with sputter etching. Completely filling the grooves between the wiring 21a to 21c, the insulating film 22 has a nearly flat surface. The insulating film 22 can be a silicate glass film such as PSG (phospho-silicate glass), BSG (boro-silicate glass), and BPSG (boro-phospho-silicate glass), formed by normal pressure CVD combined with sputter etching. A SiN film 23 is provided on the insulating film 22, which is formed for example by plasma CVD. As is well known, the SiN film 23 has moisture resistance. In this case, the insulating film 22 has a flat surface including the regions of the grooves between the wiring 21a to 21c. Therefore, the SiN film 23 also has a flat surface and is uniform in thickness and quality. This can result in improving the protective coating 25, described hereafter, in terms of moisture resistance, in comparison with the prior art. This allows the LSI to have a non-hermetically sealed package. A SiO film 24 formed by plasma CVD, for example, is provided on the SiN film 23. The insulating film 22, SiN film 23, and SiO film 24 constitute the chip protective coating 25. The SiO film 24 serves to ensure the bond performance of a chrome (Cr) film 26, described hereafter, to the protective coating 25 and to prevent the SiN film 23 from being etched during the dry etching of the Cr film 26.

An opening 25a is formed in the protective coating 25 through which, for example, a Cr film 26 is provided on the wiring 21b. A lead (Pb) – Sn alloy solder bump 28 is provided on the Cr film 26 via, for example, copper (Cu) – tin (Sn) intermetallic compound film 27. Fig. 2 is a cross section of a pin grid array (PGA) package in which the bipolar LSI of Fig. 1 is sealed.

As shown in Fig.2, in the pin grid array package, a semiconductor chip 1 is connected to a chip charier 29 made of for example mullite (3Al<sub>2</sub>O<sub>3</sub>·2SiO<sub>2</sub>) through the solder bump 28. The reference number 30 indicates a cap made of silicon carbide (SiC). The back surface of the semiconductor chip 1 (the surface with no elements formed) is in contact with the cap 30 via, for example, solder wax 31, which allows efficient heat dissipation from the semiconductor chip 1 to the cap 30. When the package is mounted on a module board, the cap 30 makes contact with a heat dissipation fin (not shown) for efficient heat dissipation from the package. The reference number 32 is a resin, for example epoxy resin. The epoxy resin 32 seals the semiconductor chip 1. Hence, the package is a non-hermetically sealed package. As described above, the protective coating has excellent moisture resistance and therefore allows the use of a non-hermetically sealed package, resulting in reduced package prices. The reference number 33 indicates input/output pins. The input/output pins 33 are connected to the solder bump 28 via multilevel wiring (not shown) provided to the chip charier 29.

A method for producing the bipolar LSI shown in Fig.1 is described next. The process steps until the interlayer film 20 is obtained are omitted.

As is shown in Fig.3, after the wiring 21a to 21c are formed on the interlayer insulating film 20, the insulating film 22, for example a  $SiO_2$  film, is formed by, for example,  $SiO_2$  bias sputtering or plasma CVD combined with sputter etching. As described above, the insulating film 22 has a nearly flat surface. Assuming the grooves between the wiring 21a to 21c are  $2\mu$ m both in depth and length, the insulating film 22 can obtain a nearly flat surface with a film thickness of  $3.5\mu$ m by means of  $SiO_2$  bias sputtering or a film thickness of  $1.5\mu$ m by means of plasma CVD combined with sputter etching.

As shown in Fig.4, the SiN film 23 having a thickness of, for example, 5000Å is formed on the insulating film 22, for example, by plasma CVD.

Then, as is shown in Fig.5, the SiO film 24 having a thickness of, for example,  $1\mu m$  is formed on the SiN film 23, for example, by plasma CVD, thereby forming a protective coating having 25 exc llent moisture resistance.

Then, as shown in Fig.6, the protective coating 25 is etched and removed in a specific region to form the opening 25a where the surface of the wiring 21b is exposed. Then, the Cr film 26 is blanket deposited to a thickness of, for example, 2000Å followed by the Cu film 34 to a thickness of for example 500Å and a gold (Au) film 35 to a thickness of, for example, 1000Å. Then, the Au film 35, Cu film 34, and Cr film 26 are etched and patterned into a specific fashion. Here, the Au film 35 serves to prevent oxidation of the Cu film 34 and the Cu film 34 serves to ensure wetting properties on the substrate of the solder bump 28. For example, the Au film 35 and Cu film 34 can be wet etched and the Cr film 26 can be dry etched using, for example mixed CF<sub>4</sub> and O<sub>2</sub> gas. As described above, the SiO film 24 serves as a etching stopper during dry etching, preventing the underlying SiN film 23 from being etched. The Au film 35, Cu film 34, and Cr film 26 are generally referred to as BLM (Ball Limiting Metallization).

As shown in Fig.7, after a specific resist pattern 36 is formed on the SiO film 24, Pb film 37 and Sn film 38 are sequentially formed, for example, by blanket deposition. The Au film 336, Cu film 34, and Cr film 26 are covered with the Pb film 37 and Sn film 38. The thicknesses of the Pb film 37 and Sn film 38 are selected in a manner in which the solder later formed bump 28 has a specified Sn content.

Then, the resist pattern 36 is removed together with the Pb film 37 and Sn film 38 formed thereon (so called lift-off technique), which is followed by heating at a specific temperature. This alloys the Pb film 37 and Sn film 38 to create a nearly spherical Pb Sn alloy solder bump 28. During the alloying, Sn in the Sn film 38 is alloyed with Cu in the Cu film 34, forming the Cu-Sn inter-metallic compound 27 between the solder bump 28 and the Cr film 26. In practice, the solder bump 28 contains Au from the Au film 35.

The present invention is described hereafter based on the embodiment. However, the present invention is not confined to this and various modifications are available within the scope of the present invention.

For example, the solder bump 28 is used to connect the semiconductor chip 1 to the chip charier 29 in the mbodiment above. This solder bump 28 can be used to connect plural semiconductor chips 1 to one another. The present invention can be applied to various types of semiconductor integrated circuit devices that have bump connections.

[Efficacy of the invention]

The representative efficacies disclosed in this specification are as follows.

The protective coating is improved in moisture resistance according to the first invention.

Protective coating having excellent moisture resistance is formed according to the second invention.

# 4. Brief explanation of the drawings

Fig.1 is a cross section showing the essential elements of a bipolar LSI according to an embodiment of the present invention.

Fig.2 is a cross section showing a pin grid array package in which the bipolar LSI shown in Fig.1 is sealed.

Figs. 3 to 7 are cross sections showing the manufacturing processes of the bipolar LSI shown in Fig.1.

# In the figure:

1...semiconductor chip, 6...intrinsic base region, 3...emitter region, 16, 18, 20...interlayer insulating film, 21a to 21c...wiring, 22...insulating film (insulating film for flattening the surface), 23...SiN film, 23...SiO film, 25...protective coating, 26...Cr film, 27...intermetallic compound layer, 28...solder bump, 29...chip carrier, 32...resin, 34...Cu film, 35...Au film, 37...Pb film, 38...Sn film.

Representative Nobuyoshi Akita, Patent Attorney

## 09日本国特許庁(JP)

⑩ 特許出願公開

# @ 公 開 特 許 公 報 (A)

昭63-318742

@Int Cl.4

識別記号

庁内整理番号

母公開 昭和63年(1988)12月27日

H 01 L 21/318 21/316 21/92

6708-5F

6708-5F C-6708-5F

審査請求 未請求 発明の数 2 (全6頁)

の発明の名称

半導体集積回路装置及びその製造方法

②特 夏昭62-156346

**23**H 願 昭62(1987)6月22日

勿発 明者 大 和 田 伸 郎 東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

株式会社日立製作所 死出 関 人

東京都千代田区神田駿河台4丁目6番地

弁理士 秋田

# 明朝春

- 1. 務明の名称
  - 半導体集積回路装置及びその製油方法
- 2. 特許請求の範囲
  - 1. 保護腔に設けられる間口を通じて配線にパン プが設けられる半導体集積回路装配であって、 設面平坦化用の絶縁膜と、この絶縁膜上に設け られている弦化シリコシ膜と、この蚊化シリコ ン膜上に放けられている酸化シリコン膜とによ り敵記保護腹が構成されていることを特徴とす る半導体療統回路裝置。
  - 2. 前記絶縁器がパイアススパッタにより形成さ れた敵化シリコン酸であることを特徴とする特 許請求の範囲第1項記載の半導体集積回路装置。
  - 3。前記絶数膜がプラズマCVDとスパッタエッ チングとの組み合わせにより形成された酸化シ リコン顔であることを特徴とする特許請求の範 頭角1項記載の半導体集積回路装置。
  - 4. 前記室化シリコン膜がプラズマCVDにより 形成された窒化シリコン膜であることを特徴と

- する粉許請求の範囲第1項~第3項のいずれか 一項記載の半導体集積四路装置。
- 5. 前記半導体集積回路製製のパッケージが非気 密封止型のパッケージであることを特徴とする 特許前求の範囲第1項~第4項のいずれか一項 記載の半導体集積回路装置。
- 6. 前記パッケージがピングリッドアレイ型のパ ッケージであることを特徴とする特許研求の範 開第5項記載の半導体鎮積回路装置。
- 7. 前記半導体集積回路装置がパイポーラLSI であることを特徴とする特許請求の範頭第1項 ~第6項のいずれか一項記載の半導体集積回路 \$\$ 例。
- 8.保護膜に設けられる関口を通じて配線にパン プが設けられる半導体集積回路装蔵の製造方法 であって、前試配線の間の勝を埋めるように表 値平组化用の絶縁膜を形成する工程と、 簡配機 鉄膜上に竄化シリコン膜を形成する工程と、前 記弦化シリコン数上に酸化シリコン膜を形成す る工程とを具備し、前記絶象膜と前記窓化シリ

- 8. 首記絶縁調が酸化シリコン酸であり、この酸化シリコン酸をパイアススパッタにより形成するようにしたことを特徴とする特許語求の範囲第8項記載の製造方法。
- 1 0. 前記絶縁繋が酸化シリコン酸であり、この 酸化シリコン酸をプラズマC∇Dとスパッタエ ッチングとの組み合わせにより形成するように したことを特徴とする特許請求の範囲第8項記 載の半導体複糖回路装置の臨途方法。
- 11. 前記度化シリコン族をプラズマCVDにより形成するようにしたことを特徴とする特許額 求の範囲第8項~第10項のいずれか一項記録 の半導体銀積回路装置の製造方法。
- 12. 前記半導体集積回路数額のパッケージが非 気密対止型のパッケージであることを特徴とす る特許請求の範囲第8項~第11項のいずれか 一項記載の半導体集積回路裝置の製造方法。

ム ジャーナル オブ リサーチ アンド ディベロップメント、1969年5月号 (IBN J. Res. & Dev. May 1969)において語じられているように、従来、このCCB方式による接続を用いたLSIのチップ保護課としては二酸化シリコン (SiO。) 頭が用いられている。

#### (発明が解決しようとする問題点)

しかしながら、本発明者の検討によれば、上述のように保護的がSIO。膜である場合には耐湿性が低く、このためLSIのパッケージとしては気密封止型のパッケージしか用いることができなかった。

本分明の目的は、保護収の耐磁性の向上を図る ことができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明和書の記述及び都付図面によって明らかになるであろう。

## (問題点を解決するための手段)

本劇において弱示される発明 うち、代表的な ものの概要を簡単に説明すれば、下記のとおりで

- 13. 前記パッケージがピングリッドアレイ型の パッケージであることを特徴とする特許請求の 範囲第13項記載の半導体集積回路装置の設造 方法。
- 14. 前記半選体銀数回路設置がバイポーラLS Iであることを特徴とする特許額求の範囲第8項~第13項のいずれか一項記載の半導体築積 回路数置の製造方法。

#### 3. 発明の詳細な説明

#### ( 商業上の利用分野 )

本発明は、半導体集積回路装置及びその製造方 独に関し、特に、保護膜に設けられる関口を通じ で配線にパンプが設けられる半導体集積回路装置 に適用して有効な技術に関するものである。

#### (提来技術)

近年、LSIの高速化及び高級税化に伴い、L SIの実験方式においても実験による信号選延時間の組織及び高由皮実装化の要求が高まり、いわゆるCCB (Controlled Collapse Bonding)方式による接続が重要になってきている。アイビーエ

**\$ 5**.

すなわち、第1の発明においては、表面平组化 用の組録感と、この結縁膜上に設けられている度 化シリコン膜と、この窒化シリコン膜上に設けら れている酸化シリコン膜とにより保護膜が構成さ れている。

また、第2の発明においては、配線の間の課を 埋めるように表面平组化用の絶縁膜を形成する工 程と、前記絶録膜上に変化シリコン膜を形成する 工程と、前記変化シリコン膜上に歴化シリコン膜 を形成する工程とを具備し、前記絶数関と前記室 化シリコン膜と前記酸化シリコン膜とにより保護 脱が線成される。

#### (作用)

野1の発明の上記した手段によれば、保護関が 耐温性を有する変化シリコン膜を有し、しかもこ の変化シリコン膜は表面平坦化用の絶縁膜の上に 設けられているために配線間の神のアスペクト比 が大きい場合においてもその膜厚及び膜質を均一 とすることができるので、保護膜の耐温性の向上 を図ることができる。

また、第2の希明の上記した手段によれば、計 湿性を有する意化シリコン膜を形成し、しかも表 面平坦化用の絶 既の上にこの意化シリコン誤を 形成しているために思該間の機のアスペクト比が 大きい場合においてもその膜厚及び膜質を均一と することができるので、耐湿性に優れた保護医を 形成することができる。

#### (実施例)

以下、本発明の一実施例を図面を用いて具体的 に説明する。

なお、突縮例を説明するための全図において、 同一機能を有するものには同一符号を付け、その 繰り返しの説明は皆略する。

第1回は、本発明の一実的例によるパイポーラ LSIの要都を示す新面側である。

第1回に示すように、本実施例によるバイポーラ LSIにおいては、例えば p 型シリコンから成る半導体チップ(半導体基板)1の表面に例えば r 型の埋め込み層2が設けられ、この半導体チップ

この絶縁膜10には、前記グラフトベース領域で、前記エミッタ領域8及び前記コレクタ取り出し領域9に対応してそれぞれ関口10aを通じて前記グラフトベース領域でに多結品シリコン盟から成るベース引き出し気極11が接続されているとともに、関口10bを通じて前記エミッタ領域8上に多結品シリコンエミッタ環極12が設けられている。なお、符号13、14は、例えば510。膜のような絶縁膜である。

特号15 a ~15 c は例えばアルミニウム譲から成る一層目の配縁であり、このうち配線15 a は絶縁 膜14に設けられた陽口14 a を通じてベース引き出し電極11に、配線15 b は関口14 b を通じて多納品シリコンエミッタ度後12に、配線15 c は関口14 c 及び前配開口10 c を通じてコレクタ取り出し気域 9 にそれぞれ接続されている。また、符号16は、例えばプラズマC VDにより形成されたS1 N 膜とスピンオングラス(SOG) 酸とプラズマC VDにより形成されたS1 O 膜とから成る層間絶縁線で

1上に例えばn型シリコンのエピタキシャル贈る が設けられている。このエピタキシャル舞3の所 定部分には例えばSIO。膜のようなフィールド格 縁腹4が取けられ、これにより毒子間分離及び鬼 子内の分離が行われている。このフィールド協設 膜4の下方には、例えばア型のチャネルストッパ 領域5が設けられている。また、このフィールド 絶縁瞑4で頭まれた部分のエピタキシャル層3中 には、何えばり型の真性ペース超域名及び何えば P型のグラフトペース領域7が設けられ、この式 · 性ペース似城6中に併えば『型のエミッタ領域8 が設けられている。そして、このエミッタ領域8 と、前記真性ペース領域6と、この真性ペース領 域6の下方におけるエピタキシャル層3及び埋め 込み思えから成るコレクタ領域とにより、npn 型パイポーラトランジスタが構成されている。ま た、符号9は、低め込み幣2と接続されている例 えばれ型のコレクタ取り出し領域である。符号10 は、前記フィールド絶縁膜4に速なって設けられ ている何えばSiO」腹のような絶縁腹であって、

ある。この潜間絡敏膜1Gの上には、例えばアルミ ニウム膜から成る二別目の配線17が設けられてい る。この記録17は、前記時間絶数隊18に設けられ ているスルーホール16 a を通じて前記足線15 o に 接続されている。なお、このスルーホール16aは 階段状の形状を有し、これによってこのスルーホ ール16gにおける前記配益17のステップカバレッ ジの向上を図っている。符号18は前記層配絶級膜 16と同様な層間組練膜である。この層間絶練膜18 の上には、何えばアルミニクム威から成る三周目 の記憶19a~19aが設けられ、このうち配線19a は、前記層間絶縁膜18に設けられているスルーホ ール18aを遊じて前記配線17に接続されている。 さらに、符号20は前記暦間絶縁敗16、18と同様な 歴間絶縁既であり、この層隔絶縁膜20の上には、 例えばアルミニウム酸から成る四周目の配線21 a ~21cが設けられている。これらの配線21c~21 aは、大電流を流すことができるように下層の記 級に比べて厚く構成され、例えば2 µ m の厚さを 有する。また、これらの配線21 a ~21 c の間の構

の低は例えば2 pmであり、従ってこの謎のアスペクト比(謎の弾さ/獣の似)は例えば1 と大きな値である。

符号22は例えばSiO。数のような表面平坦化用 の絶数限であり、例えばSiOaのパイアススパッ タや、プラズマCVDとスパッタエッチングとの 組み合わせにより形成されたものである。この絶 級限22によって辞記配線21 e ~ 21 c の間の準は発 会に埋められているため、この絶縁度22の表面は ほぼ平坦となっている。なお、この他参照22とし ては、例えば常圧CVDとスパッタエッチングと の組み合わせにより形成されたPSG(phosphosilicate glass) 画、BSG (boro-silicate gla ss) [ B P S G (boro-phospho-silicate glass) 膜等のシリケートガラス膜を用いることも可能で ある。この絶象数22の上には、例えばプラズマC VDにより形成されたSIN膜23が放けられている。 周知のように、このSIN既23は耐湿性を有する。 この場合、前記絶縁膜22の表面は前記配級21 = ~ 21cの間の湯の部分を含めて平坦であるので、こ

のSiN 阪23の表面も平坦となっている。このため、こ SiN 阪23の政が及び設置は均一であり、使って使来に比べて飲金の保護設25の計質性の向上を図ることができる。これによって、LSIのパッケージを用対止型のパッケージを用がいる。このSiN 級23の上には、何えば、ラズマCV Dにより形成されたSiO 阪24が投けられている。そして、前記絶縁数22と前記SiN 数23とこのSiO 敗24とによりチップ保護用の保護区25が構成されている。この協合、前記SiO 敗24は、この保護区25に対するとともに、このCr政26のドライング時に前記SiN 政23がエッチング時に前記SiN 政23がエッチング時に前記SiN 政23がエッチング時に前記SiN 政23がエッチング時に前記SiN 政23がエッチングされるのを助止する役割を果たす。

前記保護図25には関口25aが設けられ、この照 口25aを通じて前記配線21b上に例えばCr頭26が 設けられている。そして、このCr類26の上に例え ば例 (Cu) -すず(Sn)系金属関化合物層27を介し て紹(Pb)-Sn合金系のはんだパンプ28が設けられ ている。

第2回は、第1回に示すパイポーラL8Iを封止したピングリッドアレイ(PGA)型パッケージを示す新面図である。

44.2 国に示すように、このピングリッドアレイ 型パッケージにおいては、併えばムライト(3.41 .O.・2SiO.) から成るチップキャリア29上に 半導体チップ1が前記はんだパンプ28を用いて接 雄されている。また、符号30は、例えば炭化ケイ 妻(SiC)から成るキャップである。曾記半導体 チップ1の裏面(妻子が形成されていない面)は 何えばはんだのろう材31を介してこのキャップ30 と慇懃しており、これによって半導体チップしか らこのキャップ30への熱放散を効果的に行うこと ができるようになっている。なお、このパッケー ジをモジュール基板等に実装する場合には、前記 キャップ30に放熟フィン(図示せず)を接触させ、 これによってパッケージからの放熟を効果的に行 うようになっている。また、符号32は何えばエポ キシ樹脂のような樹脂であり、この樹脂32によっ て半速体チップ1が対止されている。すなわち、

このパッケージは、非気密封止型のパッケージである。この場合、既送のように保護限25の耐収性が個れているので、このように非気密封止型のパッケージを用いることができ、これによってパッケージの低価格化を聞ることができる。なお、符号33は入出力ピンであり、これらの入出力ピン33は、チップキャリア29に設けられた多層配線(図示せず)により前記はんだパンプ28に接続されている。

次に、第1回に示すパイポーラLSIの製造方法について説明する。なお、層面絶縁波20を形成するまでの工程の説明は省略する。

類3 図に示すように、層関絶無限20上に配縁21 a ~ 21 c を形成した後、例えばS1 O 。のバイアススパッタや、プラズマC V D とスパッタエッチングとの組み合わせにより例えばS1 O 。 膜のような絶験限22を形成する。 疾述のように、この絶縁限22の表面はほぼ平坦にすることができる。 なお、配線21 a ~ 21 c の面の裸の微さ及び似が例えばそれぞれ2 a m であるとすると、Si O 。のバイアス

スパッタを用いて絶縁酸22を形成する場合にはその関呼が例えば3.5μm 構成でほぼ平坦な表面が得られ、プラズマCVDとスパッタエッチングとの組み合わせにより絶縁膜22を形成する。合にはその関厚が例えば1.5μm 程度でほぼ平坦な数面が得られる。

次に第4回に示すように、例えばプラズマCV Dにより前記絶縁隊22の上に例えば誤呼が500 O人のSiN度23を形成する。

次に郊5回に示すように、例えばプラズマCV Dにより前記SIN膜23の上に例えば哎呼が1μmのSIO膜24を形成する。このようにして、耐湿性に延れた保護膜25が形成される。

次に第6図に示すように、保護暦25の所定部分をエッチング除去することにより関ロ25 a を形成してこの部分に配線21 b の表面を露出させ、この状態で例えば蒸着により金面に例えば膜厚が200人のCr膜26。例えば膜厚が500人のCu膜34及び例えば膜厚が1000人の金(Au)膜35を耐水形成した後、これ6のAu腹35、Cu膜34及びCr膜26

んだパンプ28中のSn含有率が所要の値になるよう の半導体チップ1両士の接続にこのはんだパンプに選択される。 28を用いてもよい。また、本発明は、パンプによ

次に、前記レジストパターン36をその上に形成されたPb膜37及びSn膜38とともに除去(いわゆるリフトオフ)した後、所定の過度で熱処理を行う。これにより前記Pb膜37及びSn膜38が合金化して、第1図に示すように、ほぼ球状のPb-Sn合金系のはんだパンプ28が形成される。この合金化の際には、Sn膜38中のSnが前記Cu膜34中のCuと合金化することにより、このはんだパンプ28と前記Cr膜26との間にCu-Sn系金属間化合物層27が形成される。なお、実際には、このはんだパンプ28中には、前記Au膜35からのAuも含まれている。

以上、本発明を爽施例にもとづき具体的に説明したが、本見明は、前記実施例に限定されるものではなく、その要質を逸感しない範囲において程々変更可能であることは言うまでもない。

例えば、上述の実施例においては、半導体チップ1とチップキャリア29との接続にはんだパンプ28を用いた場合について説明したが、例えば複数

をエッチングにより所定形状にバターンニングする。この場合、前記Au 膜35は前記Cu 膜34の酸化を防止するためのものであり、前記Cu 膜34ははんだバンプ28の下地との調れ性を確保するためのものである。また、前配Au 膜35及びCu 膜34のエッチングにより行い、Cr 膜26のエッチングは例えばCP。とO。との組合ガスを用いたドライエッチングにより行う。 壁迹のように、このドライエッチングの膜には、前記Si O 膜24がエッチングストッパーとして強くため、下層のSi N 膜23がエッチングされるのを防止することができる。なお、前記Au 膜35、Cu 膜34及びCr 膜26は、通常、B L M (Ball Limiting Netalization)と呼ばれている。

次に都7個に示すように、前配S10原24上に所定形状のレジストパターン36を形成した後、例えば蒸着により全面にPb膜37及びSn膜38を駆次形成することにより、前記Au膜35、Cu膜34及びCr膜26をこれらのPb膜37及びSn膜38により限う。これらのPb膜37及びSn膜38の膜厚は、後に形成されるは

本版において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

り接続を行う各種半導体集積回路装置に選用する

すなわち、第1の発明によれば、保護膜の耐視 性の向上を図ることができる。

また、第2の発明によれば、耐温性に優れた保 護膜を形成することができる。

#### 4. 図面の簡単な説明。

ことができる。

(特明の効果)

第1回は、本発明の一実施例によるパイポーラ LSIの要部を示す斯面図。

第2回は、第1回に示すバイポーラLSIを針止したピングリッドアレイ型パッケージを示す期間図、


第3回~第7回は、第1回に示すパイポーラレ SIの製造方法を工程順に説明するための斯面図


# 特開昭63-318742(6)


である.


図中、1 …半導体チップ、8 … 其位ベース領域、8 …エミッタ領域、18、18、20 … 原間地線膜、21 a ~ 21 o … 配線、22 … 絶線膜(表面平坦化用の絶線膜)、23 … Si N 膜、24 … Si O 膜、25 … 保護膜、26 … Cr 膜、27 … 全展間化合物層、28 … はんだパンプ、28 … チップキャリア、32 … 樹脂、34 … Cu 膜、35 … Au 膜、37 … Pb 酸、38 … Sa 膜である。


代理人 弁理士 秋田収書











STANDARD BEING BERNE